مجموعة أوامر مخفضة) وُلدت نتيجة للبحث العملي حول تكرار استخدام الأوامر من قبل المبرمجين، والذي تم إجراؤه في السبعينيات في الولايات المتحدة الأمريكية وإنجلترا. وكانت نتيجتهم المباشرة هي "قاعدة 80/20" المعروفة: 80% من التعليمات البرمجية في برنامج تطبيقي نموذجي يستخدم 20% فقط من أبسط تعليمات الآلة من المجموعة المتاحة بالكامل.

تم إنشاء أول معالج RISC 31 تعليمة "حقيقي" تحت إشراف ديفيد باترسون في جامعة بيركلي، يليه معالج 39 تعليمة. وشملت 20-50 ألف الترانزستورات. تم الاستفادة من ثمار جهود باترسون بواسطة شركة Sun Microsystems، التي طورت بنية SPARC مع 75 فريقًا في أواخر السبعينيات. في عام 1981، تم إطلاق مشروع MIPS في جامعة ستانفورد لإنتاج معالج RISC مع 39 فريقًا. ونتيجة لذلك، تأسست شركة Mips Computer Corporation في منتصف الثمانينات وتم تصميم المعالج التالي الذي يحتوي على 74 أمرًا.

وفقًا لشركة IDC المستقلة، في عام 1992، احتلت بنية SPARC 56% من السوق، تليها MIPS - 15% وPA-RISC - 12.2%.

في نفس الوقت تقريبًا، طورت إنتل سلسلة 80386، وهي آخر معالجات CISC "الحقيقية" في عائلة IA-32. في المرة الأخيرة، لم يتم تحقيق تحسينات في الأداء إلا من خلال زيادة تعقيد بنية المعالج: فقد انتقلت من 16 بت إلى 32 بت، ودعمت مكونات الأجهزة الإضافية الذاكرة الافتراضية، وتمت إضافة مجموعة كاملة من الأوامر الجديدة.

الملامح الرئيسية لمعالجات RISC:

1. مجموعة أوامر مختصرة(من 80 إلى 150 فريقًا).
2. يتم تنفيذ معظم الأوامر في دورة ساعة واحدة.
3. عدد كبير من سجلات الأغراض العامة.
4. توافر الناقلات الصلبة متعددة المراحل.
5. جميع الأوامر لها تنسيق بسيط ويتم استخدام عدد قليل من أساليب العنونة.
6. توفر ذاكرة تخزين مؤقت منفصلة وواسعة.
7. استخدام المترجمين الأمثل الذين يقومون بتحليل الكود المصدري وتغيير ترتيب الأوامر جزئيًا.

معالجات RISC من الجيل الثالث

أكبر مطوري معالجات RISC هم Sun Microsystems (SPARC - بنية Ultra SPARC)، IBM (معالجات الطاقة متعددة الرقائق، PowerPC أحادية الشريحة - PowerPC 620)، المعدات الرقمية (Alpha - Alpha 21164)، Mips Technologies (Rxx00 - R 10000) العائلة)، وكذلك Hewlett-Packard (هندسة PA-RISC - PA-8000).

جميع معالجات RISC من الجيل الثالث:

• هي 64 بت و سلمية فائقة(يتم إطلاق 4 أوامر على الأقل في كل دورة على مدار الساعة)؛
• تحتوي على وحدات حسابية ذات فاصلة عائمة مدمجة؛
• لديك ذاكرة تخزين مؤقت متعددة المستويات. تقوم معظم معالجات RISC بتخزين التعليمات التي تم فك تشفيرها مسبقًا؛
• تم تصنيعها باستخدام تقنية CMOS مع 4 طبقات من المعدن.

لمعالجة البيانات، يتم استخدام خوارزمية تنبؤ الفرع الديناميكي وطريقة إعادة تعيين السجل، مما يسمح بتنفيذ الأوامر خارج الترتيب.

يتم تحقيق زيادة أداء معالجات RISC من خلال زيادة تردد الساعة وتعقيد تصميم الشريحة. ممثلو الاتجاه الأول هم معالجات Alpha من DEC، والأكثر تعقيدًا هي معالجات Hewlett-Packard. دعونا نلقي نظرة على معالجات هذه الشركات بمزيد من التفصيل.

هيكل المعالج ألفا: 21064، 21264

يظهر هيكل المعالج Alpha 21064 في الشكل. 10.1.

أرز. 10.1.

الكتل الوظيفية الرئيسية للمعالج Alpha 21064:

• I-cache - ذاكرة التخزين المؤقت للأوامر.
• IRF هو ملف تسجيل حسابي لعدد صحيح.
• F-box هو جهاز حسابي ذو نقطة عائمة.
• الصندوق الإلكتروني - جهاز حسابي صحيح (7 خطوات الناقل).
• I-box - جهاز الأمر (يتحكم في ذاكرة التخزين المؤقت للأوامر وجلب الأوامر وفك التشفير).
• A-box - جهاز التحكم في تحميل/حفظ البيانات. يتحكم في عملية تبادل البيانات بين IRF وFRF وذاكرة التخزين المؤقت للبيانات والذاكرة الخارجية.
• كتابة المخزن المؤقت - كتابة المخزن المؤقت مرة أخرى.
• D-ذاكرة التخزين المؤقت - ذاكرة التخزين المؤقت للبيانات.
• BIU هي وحدة واجهة يتم من خلالها توصيل الذاكرة المؤقتة الخارجية، بحجم 128 كيلو بايت - 8 ميجابايت.

الخصائص المقارنة للألفا 21164 و21264

يعد المعالج Alpha 21264 تحسينًا كبيرًا عن سابقه، 21164، مع ذاكرة تخزين مؤقت L1 أكبر، وكتل وظائف إضافية، وتنبؤ أكثر كفاءة للفرع، وتعليمات جديدة لمعالجة الفيديو، وحافلة أوسع.

يقرأ Alpha 21264 ما يصل إلى أربعة تعليمات في كل دورة على مدار الساعة ويمكنه تنفيذ ما يصل إلى ستة تعليمات في وقت واحد. يتمثل الاختلاف الأكبر بينه وبين طراز 21164 في القدرة على تنفيذ الأوامر (الأولى من نوعها لـ Alpha) مع تغيير ترتيبها (خارج الترتيب).

يتم تحديد كفاءة التنفيذ خارج الترتيب من خلال عدد التعليمات التي يمكن لوحدة المعالجة المركزية معالجتها من أجل تحديد الترتيب الأمثل لتنفيذ التعليمات. كلما زاد عدد التعليمات التي يمكن أن تستخدمها وحدة المعالجة المركزية لهذا الغرض، كان ذلك أفضل، وكلما تمكنت من التطلع إلى الأمام. يمكن لمعالجات Intel P6 (Pentium Pro وPentium II وXeon) التعامل مع 40 أمرًا على الأقل في وقت واحد. بالنسبة للمعالجات الأخرى، هذا الرقم أعلى بكثير: يعمل معالج PA-8000 من HP بـ 56 أمرًا، ويتعامل معالج Alpha مع 80 أمرًا.

مثل معظم معالجات RISC، يحتوي Alpha على مجموعة مكونة من 32 عددًا صحيحًا و32 سجلًا للفاصلة العائمة، جميعها بعرض 64 بت. لزيادة كفاءة تنفيذ التعليمات خارج الترتيب، تم تجهيز المعالج 21264 بـ 48 سجلًا صحيحًا و40 سجلًا للفاصلة العائمة بالإضافة إلى مجموعة السجلات المعتادة.

يمكن لكل سجل تخزين قيم التعليمات الحالية مؤقتًا. إذا تمت معالجة أي تعليمات، ليست هناك حاجة لتفريغ النتيجة في السجل الهدف - بدلاً من ذلك، تقوم وحدة المعالجة المركزية ببساطة بإعادة تسمية السجل المؤقت ( إعادة تسمية السجل ).

توجد إعادة تسمية مماثلة للسجلات في معالجات أخرى. ومع ذلك، 21264 ينفذ "خدعة" فريدة من نوعها - فهو يحتوي على مجموعة مكررة من سجلات الأعداد الصحيحة، ويتم تكرار كل سجل من سجلات الأعداد الصحيحة الـ 80 مرة أخرى. وبالتالي، يوجد إجمالي 160 سجلًا صحيحًا على الشريحة. وهذا هو أحد الأسباب التي تجعل التردد العالي للمعالج 21264 مقبولاً، على الرغم من صعوبة التنفيذ خارج الترتيب.

كتل العمليات الصحيحة في كلا المجموعتين ليست متطابقة تمامًا. يحتوي أحدهما على كتلة الضرب، والثاني يحتوي على منطق خاص لمعالجة الصور المتحركة (MPEG). ولتحقيق ذلك، تم استكمال مجموعة أوامر ألفا بخمسة أوامر جديدة. الأكثر إثارة للاهتمام منهم - PERR - يستخدم لتقدير الحركة، أي. تنفيذ مهمة تحدث أثناء ضغط MPEG وإلغاء الضغط. تقوم تعليمات PERR بتنفيذ تسعة تعليمات عادية. وبالتالي، يمكن للمعالج 21264 فك تشفير تسلسلات الفيديو MPEG-2 بالإضافة إلى بيانات الصوت AC-3 DVD في الوقت الفعلي دون الحاجة إلى أجهزة طرفية إضافية.

(RISC - كمبيوتر ذو مجموعة تعليمات مخفضة - كمبيوتر مزود بمجموعة تعليمات مخفضة).

النوع الأول من وحدة المعالجة المركزية هو تقليدي، ويتضمن نظام التعليمات الخاص به عددًا كبيرًا من الأوامر لتنفيذ العمليات الحسابية والمنطقية، وأوامر التحكم، وإعادة التوجيه، وإدخال/إخراج البيانات. عند قراءة رمز التشغيل من المعامل، يصل المعالج إلى ذاكرة القراءة فقط (ROM) للتعليمات الدقيقة ويتلقى مجموعة من التعليمات الدقيقة التي تنفذ الخوارزمية لتنفيذ هذه التعليمات.

وحدات المعالجة المركزية هذه قادرة على تنفيذ أي خوارزمية تم ترميزها مسبقًا في نظام التعليمات الخاص بوحدة المعالجة المركزية المحددة. تدعم معظم وحدات المعالجة المركزية ذات الأغراض العامة العمليات الحسابية الصحيحة في الأجهزة فقط. يتم تطبيق حساب النقطة العائمة في البرامج في المعالجات المساعدة الداخلية. يقوم المعالج المساعد بتوسيع مجموعة أوامر الكمبيوتر. عندما يتلقى المعالج الرئيسي تعليمات غير موجودة في مجموعة العمل الخاصة به، فإنه ينقل التحكم إلى المعالج المساعد لتنفيذها.

رسميًا، تنتمي جميع معالجات Athlon وPentium والمعالجات الأخرى لأجهزة الكمبيوتر المتوافقة مع أجهزة كمبيوتر IBM إلى هذه الفئة بدرجة أكبر أو أقل. إلى حد أكبر أو أقل، لأن بعض الاقتراضات من أفكار وأساليب RISC موجودة في كل شريحة حديثة تقريبًا.

كما يوحي الاسم RISC، تعتمد البنية على مجموعة مختصرة من التعليمات. مخفض - في هذا السياق يعني أيضًا التبسيط لتحقيق أقصى قدر من الأداء. التعليمات الموجودة في بنية RISC ثابتة وقصيرة الطول ولا تحتاج إلى تفسير. من ناحية أخرى، تحتوي معالجات RISC على عدد كبير من السجلات، مما يجعل من الممكن تخزين كمية كبيرة من البيانات على شريحة المعالج ويبسط مهمة المترجم في توزيع المتغيرات عبر السجلات. يؤدي استخدام تعليمات العناوين الثلاثة إلى تبسيط فك التشفير ويجعل من الممكن تخزين المزيد من المتغيرات في السجلات دون إعادة التشغيل.

مع تطور بنية RISC، ظهرت فرص جديدة لزيادة الأداء. المفاتيح الرئيسية هي المعالجة الفائقة (متعددة الأنابيب)، وتنفيذ الأوامر خارج الترتيب، وظهور أوامر مختلطة أو جماعية لتنفيذ تسلسلات متكررة بشكل متكرر. ومع ذلك، فإن معالجات RISC ليست سلمية فائقة بالمعنى الكامل للكلمة، وتنفيذ الحوسبة المتوازية ضمن هذه البنية محدود للغاية.

هناك عامل آخر يعيق النمو السريع في أداء المعالجات القائمة على بنية RISC وهو مشكلة الفروع الشرطية. المشكلة نموذجية لأي بنية، لأن الفروع الشرطية تبطئ المعالج بشكل كبير. ومع ذلك، فإن التعامل معها في حالة بنية RISC يكون صعبًا بشكل خاص، نظرًا لمجموعة التعليمات المحدودة - حيث يؤدي عدد أقل من التعليمات إلى زيادة عدد الفروع.

المهام الرئيسية لموازاة العمليات الحسابية (ILP - توازي مستوى التعليمات):

التحقق من التبعيات بين التعليمات لتحديد تلك التي يمكن تجميعها للتنفيذ المتوازي؛

توزيع التعليمات بين الكتل الوظيفية للمعالج؛

تحديد اللحظة المناسبة لبدء تنفيذ التعليمات.

بناءً على التحليل الإحصائي لرمز العديد من تطبيقات CISC، يتم تحديد الأوامر الأكثر استخدامًا؛ يتيح لك تقليل عدد التعليمات زيادة عدد السجلات الداخلية (الإرسال بين السجلات هو الأسرع)، وجعل خط الأنابيب أكثر كفاءة وزيادة وتيرة تشغيله (كلما تم تنفيذ التعليمات الأبسط فيه، زاد التردد). على الرغم من الزيادة الكبيرة في كمية كود البرنامج، فإن معالج RISC سيعمل عدة مرات أسرع من معالج CISC بنفس التردد: التخصص دائمًا أفضل من العالمية من حيث السرعة.

يمكن شرح الفرق بين برامج RISC و CISC بمثال بسيط. لكن أولاً، دعونا نوضح بعض التفاصيل: تتم معالجة ذاكرة الكمبيوتر من خلال رقم الصف والعمود الذي تم إنشاء العينة منه (أو الكتابة إليه). يتم تنفيذ العمليات على القيم من الذاكرة في وحدة التنفيذ، والتي، مع ذلك، لا يمكنها العمل إلا مع البيانات المحملة في سجلات المعالج.

لنفترض أننا بحاجة إلى مضاعفة قيمتين في الذاكرة في بعض العناوين 2:2 (الصف:العمود) و5:4. يهدف CISC إلى تنفيذ مهمة باستخدام الحد الأدنى من الأوامر: يتم إنشاء مجموعة تعليمات المعالج بطريقة يتم من خلالها حل جميع الإجراءات الأكثر أو الأقل تعقيدًا بواسطة أمر واحد. لنفترض أن معالج CISC لديه تعليمات MULT التي تجلب القيم المحددة من خلايا الذاكرة، وتكتبها في سجلات مختلفة، وتخزن النتيجة في السجل المقابل. ثم سيتم حل مشكلة الضرب في سطر واحد من التعليمات البرمجية:

متعدد 2: 2، 5: 4

تستخدم معالجات RISC تعليمات بسيطة يتم تنفيذها في دورة ساعة واحدة. في هذه الحالة، بدلاً من MULT، ستحتاج إلى تعليمات LOAD/STORE، التي تقوم بتحميل البيانات من الذاكرة إلى أحد السجلات ثم تعيد كتابتها، بالإضافة إلى تعليمات PROD، التي تقوم بمضاعفة البيانات في اثنين من بعض السجلات. سيكون ما يعادل MULT لمعالج RISC هو الكود التالي:

التحميل أ، 2: 2

التحميل ب، 5: 4

المنتج أ، ب

مخزن ٢:٣، أ

من الواضح أن الكود أطول، ولكن سرعة تنفيذ العمليات على السجلات أعلى بمقدار 4 إلى 8 مرات.

الجدول 1. الاختلافات بين CISC وRISC

من حيث المبدأ، يمكن تحمل الزيادة في حجم التعليمات البرمجية إذا كان هذا الحجم المتزايد يسمح بزيادة الأداء عدة مرات - إذا لزم الأمر، تتم كتابة البرامج في المجمع. بالإضافة إلى ذلك، يتم موازنة كود RISC بكفاءة عالية.

ما هو إذن سبب عدم قبول RISC من قبل سوق أجهزة الكمبيوتر الشخصية لشركة IBM؟ أولاً، مجموعات تعليمات CISC وRISC غير متوافقة. تمت كتابة الكثير من رموز CISC لبرامج الكمبيوتر، ولكن تم كتابتها بأعداد أقل لبرامج RISC. تم إنشاء المحاكيات التي تترجم تعليمات CISC تلقائيًا إلى RISC (يتم استخدام تقنيات مماثلة لزيادة سرعة المعالجة في معالجات CISC الحديثة)، لكنها عملت ببطء شديد لدرجة أن الفرق في الأداء بين CISC الحقيقي والمقلد انخفض عمليًا إلى الصفر. وبالتالي، تبين أن محاكاة CISC على معالجات RISC غير فعالة، والأهم من ذلك، أنها غير مجدية اقتصاديًا.

ثانياً، لعب عدم توافق البرامج دوراً نتيجة لذلك. لقد تم بالفعل كتابة DOS وWindows ذو الشعبية المتزايدة لـ x86، وكانت معالجات RISC المختلفة تعتمد على Unix، وكقاعدة عامة، على إصداراته التي كانت غير متوافقة مع بعضها البعض. وكان هناك عدد أقل بكثير من البرامج بالنسبة لهم، وخاصة البرامج المخصصة. ثالثًا، على الرغم من "تبسيطها" الواضح، كانت معالجات RISC باهظة الثمن - فقد تم إنتاجها بكميات صغيرة نسبيًا لمحطات العمل عالية الأداء، ولم يعتبر المصنعون أنه من الضروري توفير المواد أو تحسين التصميم أو تبسيط مجموعة الشرائح واللوحة الأم.

في بعض المجالات (الحوسبة العلمية كثيفة الاستخدام للموارد)، كان من الصعب بالفعل التنافس مع أنظمة RISC القائمة على معالجات CISC، ولكن في جميع المجالات الأخرى، ظلت معالجات x86 غير المكلفة وذات الإنتاجية الكافية غير قادرة على المنافسة. لخلق منافسة لشركة إنتل، في عام 1991، أسست أبل وآي بي إم وموتورولا تحالف AIM، الذي بدأ في إنشاء معالج RISC رخيص وسريع وحديث. في عام 1993، تم تقديم مواصفات منصة PowerPC، بالإضافة إلى الشريحة الأولى - PowerPC 601 32 بت، التي تعمل بترددات 50 و66 ميجاهرتز.

يأتي اسم PowerPC من بنية IBM POWER multi-chip RISC، والتي على أساسها كان المعالج الأول يعتمد على نظام التعليمات. تبدد الشريحة حرارة أقل بكثير من منافستها Intel Pentium، وغالبًا ما تعمل بشكل أسرع منها. بعد 601، ظهرت نماذج 603/604، ثم في عام 1997 - PowerPC 750 (G3) مع ذاكرة التخزين المؤقت L2 وناقل النظام المتسارع. في عام 1999، تم تجديد خط طراز معالج PowerPC بـ PowerPC 7400 (G4)، "المنافس" لـ Intel Pentium III، الذي قدم الدعم لمجموعة تعليمات الحوسبة الموجهة AltiVec (المعروفة أيضًا باسم VMX - Vector Multimedia eXtension - PowerPC " امتداد الوسائط المتعددة").

ومع ذلك، مع ظهور وتحسين بنية Intel NetBurst (في Pentium IV)، أغلقت معالجات الشركة نقطة الضعف الوحيدة التي سمحت لـ PowerPC أن تبدو أكثر فائدة: من خلال تسريع عمليات الفاصلة العائمة بشكل كبير، تبين أن معالجات x86 هي الأسرع والأرخص في السوق. ظلت رقائق PowerPC هي أساس Apple Macintosh والأنظمة المدمجة المختلفة (بسبب تبديد الطاقة المنخفض) - الأنظمة القائمة عليها، حتى مع الأخذ في الاعتبار المعالج الأرخص، كانت لا تزال أكثر تكلفة بشكل ملحوظ من أجهزة الكمبيوتر المتوافقة مع IBM PC. إن إصدار معالج جديد من IBM - PowerPC 970 (G5) لم يغير الوضع بشكل جذري. لقد سمح لنا فقط بالاقتراب من مفضلات x86 في بعض التطبيقات.

حاليًا، تُستخدم وحدات المعالجة المركزية RISC على نطاق واسع في أجهزة الكمبيوتر الموجهة نحو حل المشكلات ذات القدرة الحاسوبية المتزايدة؛ في كثير من الأحيان - في

1.1 الاختلافات الرئيسية بين معمارية CISC وRISC

إن معمارية مجموعة التعليمات الرئيسية التي تستخدمها صناعة الكمبيوتر في المرحلة الحالية من تطوير تكنولوجيا الحوسبة (وفقًا لـ) هي معمارية CISC و RISC. يمكن اعتبار مؤسس بنية CISC شركة IBM ببنيتها الأساسية /360، والتي تم استخدام جوهرها منذ عام 1964 واستمر حتى يومنا هذا، على سبيل المثال، في الحواسيب المركزية الحديثة مثل IBM ES/9000 تعتبر الشركة الرائدة في تطوير المعالجات الدقيقة مع مجموعة التعليمات الكاملة (CISC - مجموعة التعليمات الكاملة للكمبيوتر) هي شركة Intel بسلسلة x86 وPentium. هذه البنية هي المعيار العملي لسوق الحواسيب الصغيرة. تتميز معالجات CISC بما يلي: عدد صغير نسبيًا من سجلات الأغراض العامة؛ عدد كبير من تعليمات الآلة، يتم تحميل بعضها لغويًا بشكل مشابه لمشغلي لغات البرمجة عالية المستوى ويتم تنفيذها في العديد من دورات الساعة؛ عدد كبير من طرق المعالجة؛ عدد كبير من تنسيقات الأوامر ذات أحجام البت المختلفة؛ هيمنة تنسيق الأمر ذو العنوانين؛ وجود أوامر المعالجة من نوع ذاكرة التسجيل.

أساس بنية محطات العمل والخوادم الحديثة هو بنية الكمبيوتر مع مجموعة تعليمات مخفضة (RISC - كمبيوتر مجموعة تعليمات مخفضة). تعود بدايات هذه البنية إلى حواسيب CDC6600، التي أدرك مطوروها (ثورنتون، كراي، وغيرهم) أهمية تبسيط مجموعة التعليمات لبناء حواسيب سريعة. نجح S. Cray في تطبيق هذا التقليد المتمثل في تبسيط الهندسة المعمارية عند إنشاء سلسلة معروفة من أجهزة الكمبيوتر العملاقة من Cray Research. ومع ذلك، فإن مفهوم RISC بمعناه الحديث قد تشكل أخيرًا على أساس ثلاثة مشاريع بحثية حاسوبية: المعالج 801 من IBM، ومعالج RISC من جامعة بيركلي، ومعالج MIPS من جامعة ستانفورد.

تتضمن الميزات الأخرى لمعماريات RISC وجود ملف تسجيل كبير إلى حد ما (تنفذ معالجات RISC النموذجية 32 سجلًا أو أكثر، مقارنة بـ 8 إلى 16 سجلًا في معماريات CISC)، مما يسمح بتخزين المزيد من البيانات في السجلات على شريحة المعالج ويبسط عمل المترجم في تخصيص السجلات للمتغيرات.

للمعالجة، كقاعدة عامة، يتم استخدام أوامر ثلاثية العناوين، والتي، بالإضافة إلى تبسيط فك التشفير، تتيح لك تخزين عدد أكبر من المتغيرات في السجلات دون إعادة تحميلها لاحقًا.

تم تحديد تطوير بنية RISC إلى حد كبير من خلال التقدم في إنشاء المترجمين الأمثل. إن تقنيات التجميع الحديثة هي التي تجعل من الممكن الاستفادة بشكل فعال من ملف تسجيل أكبر وتنظيم خطوط الأنابيب وسرعة أكبر في تنفيذ التعليمات. تستفيد المترجمات الحديثة أيضًا من تقنيات تحسين الأداء الأخرى الشائعة في معالجات RISC: تطبيقات الفرع المؤجلة ومعالجة سلمية فائقة، والتي تسمح بتنفيذ تعليمات متعددة في نفس الوقت.

تجدر الإشارة إلى أن أحدث التطورات من شركة Intel (أي Pentium وPentium Pro)، وكذلك منافسيها (AMD R5، وCyrix M1، وNexGen Nx586، وما إلى ذلك) تستخدم على نطاق واسع الأفكار المطبقة في المعالجات الدقيقة RISC، لذا فإن العديد من الاختلافات بين CISC وRISC غير واضحين. ومع ذلك، يظل تعقيد بنية x86 ومجموعة التعليمات هو العامل الرئيسي الذي يحد من أداء المعالجات المبنية عليها.

مزايا وعيوب بنية Hewlett Packard PA-RISC

الأساس لتطوير منتجات Hewlett-Packard الحديثة هو بنية PA-RISC. تم تطويره من قبل الشركة في عام 1986 ومنذ ذلك الحين مر بعدة مراحل من تطويره بسبب نجاح التكنولوجيا المتكاملة من تصميم الشرائح المتعددة إلى تصميم الشريحة الواحدة. في سبتمبر 1992، أعلنت شركة Hewlett-Packard عن إنشاء معالجها PA-7100 فائق السلمية، والذي أصبح منذ ذلك الحين الأساس لمجموعة محطات العمل HP 9000 Series 700 ومجموعة خوادم الأعمال HP 9000 Series 800 (يوجد حاليًا 33،50). - و تنفيذ 99 ميجا هرتز للكريستال PA-7100 . بالإضافة إلى ذلك، تم تعديل وتحسين بلورات PA-7100LC بترددات ساعة 64 و80 و100 ميجاهرتز، وPA-7150 بترددات ساعة 125 ميجاهرتز، وكذلك PA-7200 بترددات ساعة 90 و100 ميجاهرتز أطلق سراح. تعمل الشركة بشكل نشط على تطوير الجيل القادم من معالج HP 8000، والذي سيعمل بسرعة ساعة تبلغ 200 ميجاهرتز وسيوفر 360 وحدة SPECint92 و550 وحدة SPECfp92. ومن المتوقع ظهور هذه البلورة في عام 1996. بالإضافة إلى ذلك، تخطط Hewlett-Packard، بالتعاون مع Intel، لإنشاء معالج جديد بكلمة تعليمات طويلة جدًا (هندسة VLIW)، والذي سيكون متوافقًا مع كل من عائلة Intel x86 وعائلة PA-RISC. ومن المقرر إطلاق هذا المعالج في عام 1998.

1.3 خصائص المعالجات المعتمدة على بنية PA-RISC

1.3.1 خصائص ومميزات المعالج PA 7100

إحدى ميزات بنية PA-RISC هي تنفيذ ذاكرة التخزين المؤقت خارج الشريحة، مما يجعل من الممكن تنفيذ كميات مختلفة من ذاكرة التخزين المؤقت وتحسين التصميم وفقًا لظروف التطبيق (الشكل 1.3.1). يتم تخزين التعليمات والبيانات في مخابئ منفصلة، ​​ويتصل المعالج بها باستخدام ناقلات 64 بت عالية السرعة. يتم تنفيذ ذاكرة التخزين المؤقت على شرائح ذاكرة ثابتة عالية السرعة (SRAM)، والتي تتم مزامنتها مباشرة مع سرعة ساعة المعالج. عند 100 ميجاهرتز، تحتوي كل ذاكرة تخزين مؤقت على نطاق ترددي للقراءة يبلغ 800 ميجابايت/ثانية ونطاق ترددي للكتابة يبلغ 400 ميجابايت/ثانية. تدعم أجهزة المعالج الدقيق كميات مختلفة من ذاكرة التخزين المؤقت: يمكن أن تحتوي ذاكرة التخزين المؤقت للتعليمات على حجم يتراوح من 4 كيلو بايت إلى 1 ميجا بايت، وذاكرة التخزين المؤقت للبيانات - من 4 كيلو بايت إلى 2 ميجا بايت.

لتقليل معدل الفشل، يتم استخدام آلية تجزئة العنوان. تستخدم كلا ذاكرتي التخزين المؤقت بتات فحص إضافية لتحسين الموثوقية، ويتم تصحيح أخطاء ذاكرة التخزين المؤقت للتعليمات بواسطة الأجهزة.

الشكل 1.3.1 رسم تخطيطي للمعالج PA 7100

يتصل المعالج بالذاكرة ونظام الإدخال/الإخراج الفرعي عبر ناقل متزامن. يمكن أن يعمل المعالج بثلاث نسب مختلفة من سرعات الساعة الداخلية والخارجية اعتمادًا على تردد الناقل الخارجي: 1:1، 3:2 و2:1. وهذا يسمح للأنظمة باستخدام شرائح الذاكرة بسرعات مختلفة.

من الناحية الهيكلية، تحتوي شريحة PA-7100 على: معالج عدد صحيح، ومعالج الفاصلة العائمة، وجهاز إدارة ذاكرة التخزين المؤقت، ومخزن مؤقت TLB موحد، وجهاز تحكم، وعدد من دوائر الواجهة. يتضمن معالج الأعداد الصحيحة وحدة ALU، وناقل الحركة، ومضيف الفرع، ودوائر فحص رمز الحالة، ودوائر الالتفافية، وملف تسجيل للأغراض العامة، وسجلات التحكم، وسجلات خطوط أنابيب العناوين. يحتوي مدير ذاكرة التخزين المؤقت على سجلات تقوم بإعادة تعيين ذاكرة التخزين المؤقت عند حدوث أخطاء ومراقبة تماسك الذاكرة. يحتوي هذا الجهاز أيضًا على سجلات عناوين المقطع، ومخزن مؤقت لترجمة عنوان TLB، وأجهزة التجزئة التي تتحكم في إعادة تحميل TLB. يتضمن معالج النقطة العائمة وحدة الضرب، ووحدة المنطق الحسابي، ووحدة القسمة والجذر التربيعي، وملف التسجيل، ودوائر الدائرة القصيرة الناتجة. تشتمل أجهزة الواجهة على جميع الدوائر اللازمة للتواصل مع التعليمات ومخابئ البيانات وناقل البيانات. يحتوي TLB المعمم على 120 سطرًا من الذاكرة الترابطية ذات الحجم الثابت و16 سطرًا من الحجم المتغير.

تنفذ وحدة النقطة العائمة عمليات حسابية أحادية ومزدوجة الدقة وفقًا لمعيار IEEE 754. كما تُستخدم وحدة الضرب الخاصة بها لإجراء عمليات ضرب الأعداد الصحيحة. تعمل وحدات القسمة والجذر التربيعي بضعف سرعة المعالج. تقوم وحدة المنطق الحسابي بعمليات الجمع والطرح وتحويل تنسيقات البيانات. يتكون ملف التسجيل من 28 سجلًا 64 بت، يمكن استخدام كل منها كسجلين 32 بت لإجراء عمليات فاصلة عائمة بدقة واحدة. يحتوي ملف التسجيل على خمسة منافذ قراءة وثلاثة منافذ كتابة، مما يسمح بعمليات الضرب والإضافة والتحميل/الكتابة المتزامنة.

تم تصميم خط الأنابيب لزيادة الوقت اللازم لإكمال عمليات القراءة من قوالب ذاكرة التخزين المؤقت لبيانات SRAM الخارجية. يتيح ذلك زيادة تردد المعالج إلى الحد الأقصى لسرعة SRAM معينة. يتم تنفيذ جميع تعليمات التحميل (LOAD) في دورة ساعة واحدة وتتطلب دورة ساعة واحدة فقط من عرض النطاق الترددي لذاكرة التخزين المؤقت للبيانات. نظرًا لوجود ذاكرات التخزين المؤقت للأوامر والبيانات في نواقل مختلفة، فلا توجد خسائر في التدفق المرتبط بالتعارضات بين استدعاءات ذاكرة التخزين المؤقت للبيانات وذاكرة التخزين المؤقت للأوامر.

يمكن للمعالج إصدار تعليمة عددية واحدة وتعليمة فاصلة عائمة واحدة للتنفيذ في كل دورة على مدار الساعة. يعد عرض النطاق الترددي لذاكرة التخزين المؤقت للتعليمات كافيًا لدعم الإصدار المستمر لتعليمتين في كل دورة على مدار الساعة. لا توجد أية قيود على محاذاة أو ترتيب زوج من الأوامر التي يتم تنفيذها معًا. بالإضافة إلى ذلك، لا توجد دورات ساعة مرتبطة بالتحويل من تنفيذ تعليمتين إلى تنفيذ تعليمة واحدة.

تم الحرص بشكل خاص على التأكد من أن إصدار أمرين في دورة ساعة واحدة لا يحد من تردد الساعة. ولتحقيق ذلك، تم تنفيذ بتة مخصصة قابلة لفك التشفير مسبقًا في ذاكرة التخزين المؤقت للتعليمات لفصل تعليمات جهاز الأعداد الصحيحة عن تعليمات جهاز الفاصلة العائمة. تعمل بتة فك تشفير الأوامر هذه على تقليل الوقت اللازم لفصل الأوامر بشكل صحيح.

تكون الخسائر المرتبطة بتبعيات البيانات والتحكم ضئيلة في هذا المسار. يتم تنفيذ تعليمات التحميل في دورة ساعة واحدة، ما لم تستخدم التعليمات اللاحقة سجل وجهة تعليمات التحميل. كقاعدة عامة، يسمح لك المترجم بتجاوز مثل هذه الخسائر لدورة واحدة. لتقليل الخسائر المرتبطة بتعليمات الفرع الشرطي، يستخدم المعالج خوارزمية للتنبؤ باتجاه نقل التحكم. لتحسين أداء الحلقات، يتم التنبؤ بعمليات نقل التحكم الأمامية من خلال البرنامج على أنها انتقالات غير قابلة للتنفيذ، ويتم التنبؤ بعمليات نقل التحكم إلى الخلف من خلال البرنامج على أنها انتقالات قابلة للتنفيذ. يتم تنفيذ الفروع الشرطية المتوقعة بشكل صحيح في دورة ساعة واحدة.

تم تقليل عدد علامات التجزئة المطلوبة لكتابة كلمة أو كلمة مزدوجة باستخدام أمر STORE من ثلاث علامات إلى اثنتين. في التطبيقات السابقة لبنية PA-RISC، كانت هناك حاجة إلى دورة ساعة إضافية واحدة لقراءة علامة ذاكرة التخزين المؤقت لضمان النتيجة، وكذلك لدمج بيانات سطر ذاكرة التخزين المؤقت للبيانات القديمة مع البيانات التي تتم كتابتها. يستخدم PA 7100 ناقل علامة عنوان منفصل لوقت قراءة العلامة مع كتابة بيانات أمر STORE السابق. بالإضافة إلى ذلك، فإن وجود إشارات تمكين كتابة منفصلة لكل كلمة في سطر ذاكرة التخزين المؤقت يلغي الحاجة إلى دمج البيانات القديمة مع البيانات الجديدة من أوامر كتابة الكلمات أو الكلمات المزدوجة. تتطلب هذه الخوارزمية أن تتم عمليات الكتابة إلى شرائح SRAM فقط بعد تحديد أن الكتابة مصحوبة بضربة ذاكرة تخزين مؤقت ولا تسبب مقاطعة. يتطلب هذا خطوة إضافية بين قراءة العلامة وكتابة البيانات. لا يؤدي هذا المسار إلى دورات ساعة ضائعة إضافية لأن المعالج يطبق دوائر تجاوز خاصة تسمح بتوجيه بيانات أوامر الكتابة المؤجلة إلى أوامر التحميل اللاحقة أو أوامر STORE التي تكتب جزءًا فقط من الكلمة. بالنسبة لمعالج معين، يتم تقليل الحمل الزائد لتعليمات كتابة الكلمات أو الكلمات المزدوجة إلى الصفر ما لم تكن التعليمات اللاحقة مباشرة عبارة عن تعليمات تحميل أو كتابة. خلاف ذلك، فإن الخسارة تساوي دورة واحدة. يمكن أن تتراوح خسائر تسجيل جزء من الكلمة من صفر إلى دورتين على مدار الساعة. تظهر عمليات المحاكاة أن الغالبية العظمى من أوامر الكتابة تعمل فعليًا بتنسيق كلمة واحدة أو كلمتين.

جميع عمليات النقطة العائمة، باستثناء تعليمات القسمة والجذر التربيعي، يتم توصيلها بالكامل ولها زمن انتقال للدفع والسحب في كل من أوضاع الدقة الفردية والمزدوجة. يمكن للمعالج إصدار تعليمات الفاصلة العائمة المستقلة للتنفيذ في كل دورة على مدار الساعة دون أي خسائر. تؤدي العمليات المتتالية مع تبعيات التسجيل إلى فقدان دورة واحدة. يتم تنفيذ أوامر القسمة والجذر التربيعي في 8 دورات على مدار الساعة للحصول على دقة واحدة و15 دورة على مدار الساعة للحصول على دقة مضاعفة. لا يتم إيقاف تنفيذ التعليمات عن طريق تعليمات القسمة/الجذر التربيعي حتى يلزم تسجيل النتائج أو يتم إصدار تعليمات القسمة/الجذر التربيعي التالية.

يمكن للمعالج تنفيذ تعليمة عددية واحدة وتعليمة فاصلة عائمة واحدة بالتوازي. في هذه الحالة، تتضمن "تعليمات الأعداد الصحيحة" أيضًا تعليمات لتحميل وكتابة سجلات الفاصلة العائمة، وتتضمن "تعليمات الفاصلة العائمة" تعليمات FMPYADD وFMPYSUB. تجمع هذه التعليمات الأخيرة بين عملية الضرب وعمليات الجمع أو الطرح، على التوالي، والتي يتم تنفيذها بالتوازي. ذروة الأداء هي 200 MFLOPS لسلسلة من تعليمات FMPYADD حيث يتم تسجيل التعليمات المجاورة بشكل مستقل.

إن الحمل لعمليات الفاصلة العائمة التي تستخدم التحميل المسبق للمعامل مع تعليمات LOAD هو دورة ساعة واحدة إذا كانت تعليمات التحميل والفاصلة العائمة متجاورة، ودورتين على مدار الساعة إذا تم إصدارهما للتنفيذ في نفس الوقت. بالنسبة لتعليمة الكتابة التي تستخدم نتيجة عملية الفاصلة العائمة، لا توجد خسارة، حتى لو تم تنفيذها بالتوازي.

يتم تقليل الحمل الزائد لفقدان ذاكرة التخزين المؤقت للبيانات من خلال استخدام أربع تقنيات مختلفة: الخطأ في تعليمات التحميل والتخزين، وترابط ذاكرة التخزين المؤقت للبيانات، والتشفير الخاص لأوامر الكتابة لتجنب نسخ السطر المفقود، وعمليات الإشارة في الذاكرة المؤقتة. تسمح الخاصية الأولى بتنفيذ أي نوع من الأوامر الأخرى أثناء معالجة فقدان ذاكرة التخزين المؤقت للبيانات. بالنسبة للأخطاء التي تحدث أثناء تعليمات LOAD، قد تستمر معالجة التعليمات اللاحقة حتى يكون سجل نتائج تعليمات LOAD مطلوبًا كمعامل لتسجيل تعليمة أخرى. يمكن للمترجم استخدام هذه الخاصية لجلب البيانات الضرورية مسبقًا إلى ذاكرة التخزين المؤقت قبل فترة طويلة من الحاجة إليها فعليًا. بالنسبة للأخطاء التي تحدث أثناء تعليمات STORE، تستمر معالجة أوامر التحميل اللاحقة أو عمليات كتابة جزء من الكلمة حتى لا تكون هناك أي إشارات إلى السطر الذي حدث فيه الخطأ. يمكن للمترجم استخدام هذه الخاصية لتنفيذ الأوامر أثناء تسجيل نتائج الحسابات السابقة. أثناء تأخير المعالجة المفقودة، يمكن تنفيذ تعليمات LOAD وSTORE الأخرى التي تصل إلى ذاكرة التخزين المؤقت للبيانات مثل تعليمات الأعداد الصحيحة والفاصلة العائمة الأخرى. أثناء وقت المعالجة الكامل لتعليمة STORE المفقودة، يمكن أن تحدث تعليمات كتابة أخرى لنفس سطر ذاكرة التخزين المؤقت دون خسارة وقت إضافي. لكل كلمة في سطر ذاكرة التخزين المؤقت، يحتوي المعالج على بت إشارة خاص يمنع نسخ الكلمات من السطر الذي تمت كتابته بواسطة تعليمات STORE من الذاكرة. تنطبق هذه الإمكانية على عمليات التحميل والتخزين ذات العدد الصحيح والتعويم.

يتوقف تنفيذ التعليمات عندما يكون سجل الوجهة لتعليمة LOAD التي تم تنفيذها بشكل خاطئ مطلوبًا كمعامل لتعليمة أخرى. تسمح خاصية الترابط بمواصلة التنفيذ بمجرد إرجاع الكلمة المطلوبة أو الكلمة المزدوجة من الذاكرة. وبالتالي، يمكن أن يستمر تنفيذ الأمر أثناء التأخير المرتبط بمعالجة الخطأ وأثناء ملء السطر المقابل عند حدوث الخطأ.

عند إجراء نسخة كتلة من البيانات، في بعض الحالات، يعرف المترجم مقدمًا أن الكتابة يجب أن تتم على سطر ذاكرة تخزين مؤقت كامل. لتحسين التعامل مع مثل هذه المواقف، تحدد بنية PA-RISC 1.1 ترميزًا خاصًا لأوامر الكتابة ("نسخة الكتلة")، مما يعني أن الجهاز لا يحتاج إلى جلب خط من الذاكرة قد يتسبب في فقدان ذاكرة التخزين المؤقت. في هذه الحالة، يكون وقت الوصول إلى ذاكرة التخزين المؤقت للبيانات هو مجموع الوقت المطلوب لنسخ سطر ذاكرة التخزين المؤقت القديم إلى الذاكرة على نفس العنوان في ذاكرة التخزين المؤقت (إذا كان متسخًا) والوقت المطلوب لكتابة علامة ذاكرة التخزين المؤقت الجديدة. يوفر المعالج PA 7100 هذه الإمكانية لكل من التعليمات المميزة وغير المميزة.

يتضمن أحدث تحسين لإدارة ذاكرة التخزين المؤقت للبيانات تنفيذ عمليات الإشارة "بدون تحميل" مباشرةً في ذاكرة التخزين المؤقت. إذا تم تنفيذ عملية إشارة في ذاكرة التخزين المؤقت، فإن الوقت الضائع أثناء تنفيذها لا يتجاوز فقدان عمليات الكتابة العادية. وهذا لا يقلل من حمل خط الأنابيب فحسب، بل يقلل أيضًا من حركة مرور ناقل الذاكرة. توفر بنية PA-RISC 1.1 أيضًا نوعًا آخر من تشفير التعليمات الخاصة الذي يلغي متطلبات مزامنة عمليات الإشارة مع أجهزة الإدخال/الإخراج.

تسمح إدارة ذاكرة التخزين المؤقت للأوامر، في حالة حدوث خطأ، بمواصلة تنفيذ الأوامر مباشرة بعد وصول الأمر غير الموجود في ذاكرة التخزين المؤقت من الذاكرة. يتوافق ناقل البيانات 64 بت المستخدم لملء كتل ذاكرة التخزين المؤقت للتعليمات مع الحد الأقصى لعرض النطاق الترددي لناقل الذاكرة الخارجية وهو 400 ميجابايت/ثانية عند 100 ميجاهرتز.

يوفر المعالج أيضًا عددًا من الإجراءات لتقليل الخسائر المرتبطة بتحويل العناوين الافتراضية إلى عناوين فعلية.

يوفر تصميم المعالج إمكانية تنفيذ طريقتين لبناء أنظمة متعددة المعالجات. في الطريقة الأولى، يتم توصيل كل معالج بشريحة واجهة، تقوم بمراقبة جميع المعاملات على ناقل الذاكرة الرئيسي. في مثل هذا النظام، يتم تعيين جميع وظائف الحفاظ على حالة متماسكة من ذاكرة التخزين المؤقت إلى كريستال الواجهة، والتي ترسل المعاملات المقابلة إلى المعالج. تم بناء ذاكرة التخزين المؤقت للبيانات على مبادئ التباطؤ وتحتفظ كل كتلة ذاكرة تخزين مؤقت ببتات الحالة الخاصة والقذرة والصالحة، والتي تتغير قيمها وفقًا للمعاملات الصادرة عن المعالج أو التي تقبلها.

الطريقة الثانية لتنظيم نظام متعدد المعالجات تسمح لك بدمج معالجين وذاكرة ووحدة تحكم الإدخال/الإخراج على نفس ناقل الذاكرة المحلية. لا يتطلب هذا التكوين شرائح واجهة إضافية وهو متوافق مع نظام الذاكرة الحالي. يتم ضمان تماسك ذاكرة التخزين المؤقت من خلال مراقبة ناقل الذاكرة المحلية. يتم إجراء عمليات نقل الخط بين ذاكرات التخزين المؤقت دون مشاركة وحدة التحكم في الذاكرة والإدخال/الإخراج. يتيح هذا التكوين إمكانية إنشاء أنظمة متعددة المعالجات منخفضة التكلفة وعالية الأداء.

يدعم المعالج عددًا من العمليات الضرورية لتحسين أداء الرسومات لمحطات العمل من السلسلة 700: عمليات نقل الكتل والتخزين المؤقت على شكل Z واستيفاء الألوان وأوامر نقل البيانات ذات الفاصلة العائمة للتبادل مع مساحة الإدخال/الإخراج.

تم بناء المعالج على تقنية معالجة CMOS بمعايير تصميم تبلغ 0.8 ميكرون، والتي توفر تردد ساعة يبلغ 100 ميجاهرتز.

1.3.2 خصائص ومميزات المعالج PA 7200

يحتوي المعالج PA 7200 على عدد من التحسينات المعمارية مقارنة بالمعالج PA 7100، أهمها إضافة خط أنابيب صحيح ثانٍ، وإنشاء ذاكرة تخزين مؤقت للبيانات المساعدة على الشريحة وتنفيذ واجهة 64 بت جديدة للمعالج حافلة الذاكرة.

يوفر المعالج PA 7200، مثل سابقه، وضع تشغيل سلمي فائق مع إصدار متزامن لما يصل إلى أمرين في دورة ساعة واحدة. يمكن تقسيم جميع تعليمات المعالج إلى ثلاث مجموعات: عمليات الأعداد الصحيحة، وعمليات التحميل/الكتابة، وعمليات الفاصلة العائمة. يُصدر PA 7200 في نفس الوقت تعليمتين تنتميان إلى مجموعات مختلفة، أو تعليمتين من الأعداد الصحيحة (بسبب وجود خط أنابيب عدد صحيح ثانٍ مزود بوحدة ALU ومنافذ قراءة وكتابة إضافية في ملف التسجيل). يتم تنفيذ تعليمات الانتقال في مسار عدد صحيح، ويمكن إقران هذه الانتقالات لإصدارها في وقت واحد فقط مع التعليمات السابقة.

تتطلب زيادة تردد ساعة المعالج تبسيط فك تشفير الأوامر في مرحلة الإصدار. لهذا الغرض، يتم فك التشفير الأولي لتدفق الأوامر في مرحلة تحميل ذاكرة التخزين المؤقت. لكل كلمة مزدوجة، تتضمن ذاكرة التخزين المؤقت للتعليمات 6 بتات إضافية تحتوي على معلومات حول وجود تبعيات البيانات وتعارضات الموارد، مما يبسط إلى حد كبير إصدار التعليمات في الوضع السلمي الفائق.

ينفذ المعالج PA 7200 خوارزمية الجلب المسبق للتعليمات الفعالة والتي تعمل أيضًا بشكل جيد على الأقسام الخطية من البرامج.

مثل PA 7100، يطبق المعالج واجهة مع ذاكرة تخزين مؤقت خارجية للبيانات تعمل على تردد ساعة المعالج مع زمن انتقال لدورة واحدة. تم بناء ذاكرة التخزين المؤقت للبيانات الخارجية على مبدأ التعيين المباشر. بالإضافة إلى ذلك، لزيادة الكفاءة، يتم تنفيذ ذاكرة تخزين مؤقت مساعدة صغيرة بسعة 64 سطرًا على شريحة المعالج. يتم تنفيذ التكوين وترجمة العناوين والوصول إلى ذاكرات التخزين المؤقت للبيانات الرئيسية والمساعدة على مرحلتين من خط الأنابيب. الحد الأقصى للتأخير عند اكتشاف الإصابة هو دورة ساعة واحدة.

تحتوي ذاكرة التخزين المؤقت الداخلية المساعدة على 64 سطرًا بحجم 32 بايت. عند الوصول إلى ذاكرة التخزين المؤقت، يتم فحص 65 علامة: 64 علامة ذاكرة تخزين مؤقت مساعدة وعلامة ذاكرة تخزين مؤقت خارجية واحدة. عند العثور على تطابق، يتم إعادة توجيه البيانات إلى الجهاز الوظيفي المطلوب.

إذا لم يكن السطر المطلوب موجودًا في الذاكرة المؤقتة، فسيتم تحميله من الذاكرة الرئيسية. في هذه الحالة، يدخل الخط إلى ذاكرة التخزين المؤقت المساعدة، مما يجعل من الممكن في بعض الحالات تقليل عدد عمليات إعادة تحميل ذاكرة التخزين المؤقت الخارجية، المنظمة وفقًا لمبدأ التعيين المباشر. توفر بنية المعالج الجديد لأوامر التحميل/الكتابة تشفير ميزة خاصة لوضع البيانات المحلية ("المنطقة المكانية فقط"). عند تنفيذ أوامر التحميل المميزة بهذه العلامة، يتم ملء سطر ذاكرة التخزين المؤقت المساعدة كالمعتاد. ومع ذلك، يتم تنفيذ الكتابة اللاحقة للخط مباشرة في الذاكرة الرئيسية، متجاوزة ذاكرة التخزين المؤقت للبيانات الخارجية، مما يزيد بشكل كبير من كفاءة العمل مع صفائف البيانات الكبيرة التي لا يكفي لها حجم خط ذاكرة التخزين المؤقت المعين بشكل مباشر.

تسمح لك المجموعة الموسعة من تعليمات المعالج بتنفيذ أدوات الفهرسة التلقائية لتحسين كفاءة العمل مع المصفوفات، بالإضافة إلى تعليمات الجلب المسبق الموضوعة في ذاكرة التخزين المؤقت الداخلية المساعدة. توفر ذاكرة التخزين المؤقت المساعدة هذه امتدادًا ديناميكيًا لارتباط ذاكرة التخزين المؤقت الرئيسية المعينة بشكل مباشر وهي بديل أبسط لتنظيم المجموعة النقابية.

يشتمل المعالج PA 7200 على واجهة ناقل نظام Runway متعددة الإرسال 64 بت الجديدة التي تنفذ تقسيم المعاملات ودعم بروتوكول تماسك الذاكرة. تشتمل هذه الواجهة على مخازن مؤقتة للمعاملات ودوائر تحكيم ودوائر للتحكم في نسبة معدلات الساعة الخارجية والداخلية.

1.3.3 خصائص المعالج السلمي الفائق PA 8000

تم الإعلان عن المعالج PA-8000 في مارس 1995 في مؤتمر COMPCON 95، وتم الإعلان عن أن مؤشرات أدائه ستصل إلى 8.6 وحدة SPECint95 و15 وحدة SPECfp95 للعمليات الحسابية الصحيحة والحقيقية، على التوالي. حاليًا، تم تأكيد هذا المستوى العالي جدًا من الأداء من خلال اختبارات محطات العمل والخوادم المبنية على أساس هذا المعالج.

يشتمل المعالج PA-8000 على جميع الطرق المعروفة لتسريع تنفيذ الأوامر. وهو يعتمد على مفهوم “التنفيذ الذكي” الذي يقوم على مبدأ تنفيذ الأوامر خارج الترتيب. تسمح هذه الميزة لـ PA-8000 بتحقيق أعلى أداء للسلم الفائق من خلال الاستخدام المكثف لتحليل تنافس البيانات التلقائي وآليات إدارة الأجهزة. تكمل هذه الأدوات المكونات المعمارية الأخرى المضمنة في بنية الشريحة: عدد كبير من الوحدات الوظيفية التنفيذية، ووسائل التنبؤ باتجاه التحولات وتنفيذ الأوامر عن طريق الافتراض، وتنظيم ذاكرة التخزين المؤقت الأمثل، وواجهة ناقل عالية الأداء.

يتم تحديد الأداء العالي لـ PA-8000 إلى حد كبير من خلال وجود مجموعة كبيرة من الأجهزة الوظيفية، والتي تتضمن 10 وحدات تنفيذ: وحدتان حسابيتان منطقيتان (ALUs) لتنفيذ العمليات الصحيحة، وجهازان لتنفيذ عمليات نقل/دمج البيانات وجهازين لإجراء الضرب/جمع الفاصلة العائمة، وجهازين للقسمة/الجذر التربيعي، وجهازين للتحميل/الكتابة.

توفر إمكانات التنفيذ خارج الترتيب للمعالج PA-8000 جدولة الأجهزة لأحمال خطوط الأنابيب والاستفادة بشكل أفضل من الوحدات الوظيفية. في كل دورة ساعة، يمكن إصدار ما يصل إلى أربعة أوامر، والتي تدخل المخزن المؤقت لإعادة الترتيب المكون من 56 سطرًا. يتيح لك هذا المخزن المؤقت الحفاظ على الإشغال المستمر للأجهزة الوظيفية ويضمن التقليل الفعال لتعارضات الموارد. صراعات الموارد. يمكن للبلورة تحليل جميع سطر الأوامر البالغ عددها 56 سطرًا في وقت واحد وإصدار 4 أوامر جاهزة للتنفيذ للأجهزة الوظيفية في كل دورة على مدار الساعة. يتيح ذلك للمعالج اكتشاف التوازي على مستوى التعليمات تلقائيًا.

يوفر المعالج PA-8000 superscalar نطاقًا كاملاً من عمليات 64 بت، بما في ذلك حساب العنوان والنقطة الثابتة والفاصلة العائمة. وفي الوقت نفسه، تظل الكريستالة متوافقة تمامًا مع تطبيقات 32 بت. هذا هو المعالج الأول الذي يطبق بنية PA-RISC 64 بت. يظل متوافقًا تمامًا مع تطبيقات PA-RISC السابقة والمستقبلية.

يتم تصنيع البلورة باستخدام تقنية CMOS بحجم 0.5 ميكرون مع جهد إمداد يبلغ 3.3 فولت، ويمكننا الاعتماد على مزيد من التخفيض في أحجام العناصر في المستقبل.

2. ميزات خوادم HEWLETT-PACKARD المعتمدة على معالجات ذات بنية PA-RISC

تأسست شركة Hewlett-Packard في كاليفورنيا عام 1938 لإنشاء معدات الاختبار والقياس الإلكترونية. تقوم الشركة حاليًا بتطوير وتصنيع وتسويق وأنظمة الخدمات للتطبيقات التجارية وأتمتة العمليات وعمليات التطوير والاختبار والقياس، بالإضافة إلى الأدوات والأنظمة التحليلية والطبية والمعدات الطرفية والآلات الحاسبة والمكونات للاستخدام في مجموعة واسعة من الصناعات. . تبيع أكثر من 4500 منتج يستخدم في الصناعة والأعمال والعلوم والتعليم والطب والهندسة.

الأساس لتطوير أجهزة كمبيوتر Hewlett-Packard الحديثة هو بنية PA-RISC. تم تطويره من قبل الشركة في عام 1986، ومنذ ذلك الحين، وبفضل نجاحات التكنولوجيا المتكاملة، مر بعدة مراحل من تطويره من التصميم متعدد الشرائح إلى تصميم الشريحة الواحدة. تم تطوير بنية PA-RISC مع الأخذ في الاعتبار إمكانية بناء أنظمة متعددة المعالجات، والتي يتم تنفيذها في نماذج الخوادم القديمة.

2.1 خوادم HP9000 فئة D

في سوق خوادم مجموعات العمل، تمتلك HP خطًا واسعًا إلى حد ما من أنظمة HP9000 Class D، وهي سلسلة منخفضة التكلفة نسبيًا من الأنظمة التي تتنافس مع الخوادم المستندة إلى الكمبيوتر الشخصي. تعتمد هذه الأنظمة على بنية معالج PA-RISC (PA-7100LC بتردد 75 و100 ميجاهرتز، وPA-7200 بتردد 100 و120 ميجاهرتز، وPA-8000 بتردد 160 ميجاهرتز) وتعمل بنظام التشغيل HP-UNIX.

إن D200 وD210 وD310 هي (وفقًا) أنظمة ذات معالج واحد. يمكن تجهيز الطرازات D250 وD260 وD270 وD350 بمعالج واحد أو معالجين. في طرازات D3XX، تؤكد HP على ميزات التوفر العالية مثل محركات الأقراص الداخلية القابلة للتبديل السريع، وإمكانية تخزين RAID، وإمدادات الطاقة غير المنقطعة. تتمتع هذه الطرازات أيضًا بقدرات متقدمة لتوسيع أنظمة ذاكرة الوصول العشوائي (RAM) وأنظمة الإدخال/الإخراج الفرعية.

تحتوي طرز D2XX على 5 فتحات توسعة للإدخال/الإخراج وفتحتين لمحرك الأقراص SCSI-2. في طرز D3XX، تم زيادة عدد فتحات توسيع الإدخال/الإخراج إلى 8؛ يمكن أن تستوعب 5 فتحات محركات الأقراص ذات واجهة SCSI-2 السريعة/العريضة، والتي يمكن استبدالها دون إيقاف تشغيل طاقة النظام.

توفر النماذج الأقدم من السلسلة القدرة على توسيع ذاكرة الوصول العشوائي ECC حتى 1.5 جيجابايت، بينما يمكن أن يزيد عامل الطبقات إلى 12. يمكن أن يصل الحد الأقصى لمساحة القرص عند استخدام مصفوفات القرص الخارجية إلى 5.0 تيرابايت.

2.2 خوادم HP9000 فئة K

تعد خوادم HP9000 Class K بمثابة أنظمة متوسطة المدى تدعم المعالجة المتعددة المتماثلة (حتى 4 معالجات). تمامًا مثل أنظمة الفئة D، فهي تعتمد على بنية PA-RISC (120 ميجا هرتز PA-7200 مع ذاكرة تخزين مؤقت للأوامر/البيانات من المستوى الأول تبلغ 256/256 كيلو بايت أو 1/1 ميجا بايت، بالإضافة إلى 160 و180 ميجا هرتز PA- 8000 مع ذاكرة تخزين مؤقت للأوامر/البيانات من المستوى الأول 1/1 ميجابايت، تعمل بسرعة ساعة المعالج).

يضمن تصميم خوادم الفئة K إنتاجية عالية للنظام. المكونات الرئيسية للحفاظ على الأداء العالي هي ناقل النظام ذو الإنتاجية القصوى البالغة 960 ميجابايت / ثانية، وذاكرة الوصول العشوائي الكبيرة مع التحكم في الأخطاء وتصحيح الأخطاء الفردية (ECC) بسعة تصل إلى 4 جيجابايت مع شريط 32 ضعفًا، و نظام فرعي للإدخال/الإخراج متعدد القنوات بإنتاجية تصل إلى 288 ميجابايت/ثانية، وحافلة SCSI-2 التفاضلية السريعة/العريضة القياسية عالية السرعة، بالإضافة إلى إمكانات إضافية لتوصيل الشبكات والقنوات عالية السرعة مثل FDDI وATM و قناة ليفية.

يوفر تصميم الخادم 4 فتحات لتثبيت محركات الأقراص، وبمساعدة رفوف التوسعة الخاصة (الخزائن)، يمكن زيادة سعة ذاكرة قرص النظام إلى 8.3 تيرابايت.

2.3 خوادم متعددة المعالجات متماثلة HP9000 Class T

إن أقوى مجموعة من خوادم HP للمؤسسات المستندة إلى UNIX وأكثرها قابلية للتطوير هي عائلة HP9000 T-class، وهذا هو الجيل التالي من الخوادم التي طورتها الشركة بعد طراز HP9000 870. أنظمة HP9000 T500، التي يمكنها استيعاب ما يصل إلى 12 معالجًا PA7100. ، تم طرحها لأول مرة في السوق، ثم أعلنت شركة HP عن أنظمة T520 ذات 14 معالجًا تعتمد على المعالج PA7150 بسرعة 120 ميجاهرتز. حاليًا، تم الإعلان عن أنظمة T600 ذات 12 معالجًا تعتمد على المعالج PA-8000، ومن المقرر أن تبدأ عمليات التسليم في عام 1997. تسمح الأنظمة الحالية (T500 وT520) باستبدال المعالجات القديمة بمعالجات PA-8000.

السمة المميزة لبنية الخادم من الفئة T هي السعة الكبيرة لذاكرة التخزين المؤقت للأوامر (1 ميجابايت) والبيانات (1 ميجابايت) لكل معالج نظام. تستخدم خوادم الفئة T ناقل معاملات مقسم 64 بت يدعم ما يصل إلى 14 معالجًا يعمل بسرعة 120 ميجاهرتز. تبلغ كفاءة هذه الحافلة، مثل حافلة Runway، 80%، مما يوفر إنتاجية ثابتة تبلغ 768 ميجابايت/ثانية مع ذروة أداء تبلغ 960 ميجابايت/ثانية.

يمكن لخوادم الفئة T دعم ما يصل إلى 8 قنوات HP-PB (HP Precision Bus) التي تعمل بسرعة 32 ميجابايت/ثانية، ولكن يتم دعم قناة HP-PB واحدة فقط في حامل النظام الرئيسي. لضمان التكوين الكامل لنظام الإدخال/الإخراج الفرعي، من الضروري تركيب 7 رفوف توسعة، تشغل مساحة كبيرة إلى حد ما. يبلغ إجمالي عرض النطاق الترددي الأقصى للإدخال/الإخراج في نظام مكون من 8 رفوف تم تكوينه بالكامل 256 ميجابايت/ثانية، وهو أقل من عرض النطاق الترددي للإدخال/الإخراج لخوادم الفئة K، ومع ذلك، فإن الحد الأقصى لسعة تخزين القرص عند استخدام صفائف RAID يصل إلى 20 السل.

يوفر هيكل الناقل ثنائي الطبقة للخادم التوازن الأمثل بين المعالج ومتطلبات الإدخال/الإخراج، مما يضمن إنتاجية عالية للنظام حتى في ظل أحمال العمل الثقيلة. تصل المعالجات إلى الذاكرة الرئيسية من خلال ناقل نظام قوي لذاكرة المعالج، والذي يحافظ على حالة متماسكة من ذكريات ذاكرة التخزين المؤقت للنظام بأكمله. في الأنظمة المستقبلية، يتم التخطيط لزيادة إنتاجية الإدخال/الإخراج بمقدار 4 أضعاف.

2.4 عائلة الخوادم المتوازية HP9000 Enterprise

من أحدث المنتجات التي أطلقتها شركة HP هي عائلة الأنظمة المتوازية، والتي تتمثل حاليًا في الطرازين ESP21 وESP30. المفهوم الأساسي الكامن وراء هذه الأنظمة بسيط للغاية. يتعلق الأمر بإنشاء إطار مشترك يجمع بين قدرات ونقاط قوة المعالجة المتعددة المتماثلة عالية الأداء التي تم اختبارها عبر الزمن مع الإمكانات غير المحدودة تقريبًا لتحقيق مكاسب في الأداء وقابلية التوسع التي يمكن تحقيقها من خلال بنية متوازية. نتيجة هذا المزيج هي بنية عالية الأداء توفر درجة عالية للغاية من توازي العمليات الحسابية.

على عكس بعض البنيات المتوازية الأخرى التي تستخدم عقدًا أحادية المعالج مقترنة بشكل غير محكم، تستخدم البنية المتوازية لخوادم ESP21 وESP30 تقنية SMP عالية الأداء ككتل بناء قابلة للتطوير. وتتمثل ميزة هذا النهج في أن أنظمة التطبيقات يمكنها الاستفادة من قوة المعالجة وقدرات العديد من المعالجات المقترنة بإحكام في البنية التحتية لـ SMP ويمكنها تقديم أفضل أداء ممكن للتطبيق بشكل فعال. حسب الحاجة، يمكن إضافة وحدات SMP إضافية إلى النظام لزيادة درجة التوازي لقياس الأداء العام للنظام أو السعة أو إنتاجية الإدخال/الإخراج أو موارد النظام مثل الذاكرة الرئيسية وذاكرة القرص.

تم تصميم المنتجات في هذه السلسلة في المقام الأول لتوفير قابلية التوسع بما يتجاوز القدرات المعتادة لبنية SMP لأنظمة اتخاذ القرار واسعة النطاق، وأنظمة معالجة المعاملات عبر الإنترنت، وبناء مستودعات البيانات على الإنترنت. بالنسبة لمعظم التطبيقات، توفر نماذج ESP زيادة خطية تقريبًا في مستويات الأداء. يتم تحقيق ذلك من خلال الاستفادة من بنية ناقل SMP عالي الأداء لعقد ESP بالإضافة إلى القدرة على تثبيت عقد SMP إضافية باستخدام محول HP Fiber Channel Enterprise Switch. تتم إدارة جميع موارد النظام من وحدة تحكم إدارية واحدة.

عندما يكون التوفر العالي مطلوبًا، تدعم أنظمة ESP طبقة خاصة من برنامج MC/ServiceGuard. توفر هذه الأدوات مزيجًا فعالاً من الأداء العالي وقابلية التوسع والتوافر العالي، وبالإضافة إلى إمكانات RAS القياسية (الموثوقية والتوفر وإمكانية الخدمة)، فإنها تسمح باستبدال العقد دون إيقاف النظام.

بشكل أساسي، توفر سلسلة EPS وسيلة لدمج طرازات الفئة K (EPS21) والفئة T (EPS30) في نظام واحد. يسمح محول القناة الليفية ذو 16 قناة بما يصل إلى 64 معالجًا في طراز EPS21 (ما يصل إلى 256 معالجًا في المستقبل) وما يصل إلى 224 معالجًا في طراز EPS30 (ما يصل إلى 768 معالجًا في المستقبل). يمكن أن يصل إجمالي إنتاجية الذروة للأنظمة إلى 15 جيجابايت/ثانية.

مقدمة

في هذه المرحلة من التطور العلمي والتكنولوجي، يعد اختيار النظام الأساسي للأجهزة وتكوين النظام مهمة صعبة للغاية. ويرجع ذلك، على وجه الخصوص، إلى طبيعة أنظمة التطبيقات، التي يمكن أن تحدد إلى حد كبير حجم العمل لمجمع الحوسبة ككل. ومع ذلك، غالبا ما يكون من الصعب التنبؤ بالحمل نفسه بدقة كافية، خاصة إذا كان النظام يجب أن يخدم عدة مجموعات من المستخدمين ذوي الاحتياجات غير المتجانسة. تجدر الإشارة إلى أن اختيار منصة معينة للأجهزة وتكوينها يتم تحديده أيضًا من خلال عدد من المتطلبات العامة التي تنطبق على خصائص أنظمة الحوسبة الحديثة. وتشمل هذه: نسبة التكلفة إلى الأداء، والموثوقية والتسامح مع الأخطاء، وقابلية التوسع، والتوافق، وتنقل البرامج. كان التحدي الرئيسي في تصميم مجموعة كاملة من نماذج نظام PA-RISC هو إنشاء بنية ستكون هي نفسها من وجهة نظر المستخدم لجميع نماذج النظام، بغض النظر عن سعر وأداء كل منها. المزايا الهائلة لهذا النهج، الذي يسمح بالحفاظ على قاعدة البرامج الحالية عند الانتقال إلى نماذج جديدة، تم تقديرها بسرعة من قبل كل من مصنعي أجهزة الكمبيوتر ومستخدميها، ومنذ ذلك الوقت فصاعدًا، اعتمد جميع موردي أجهزة الكمبيوتر تقريبًا هذه المبادئ، حيث قاموا بتوفير سلسلة من البرامج المتوافقة أجهزة الكمبيوتر.

صياغة المشكلة

خلال مشروع الدورة هذا، من الضروري النظر في الأنواع الحالية من بنيات المعالجات وتحديد مزاياها وعيوبها. يجب أن تفكر بالتفصيل في أي بنية (في هذه الحالة، هي بنية PA-RISC لشركة Hewlett Packard)، وكذلك النظر في مجالات تطبيق المعالجات ذات البنية المحددة (خصائص خوادم Hewlett Packard المستندة إلى معالجات PA-RISC) . ومن الضروري أيضًا تطوير برنامج تشغيل لنقل المعلومات بين محطات العمل الموجودة على الشبكة المحلية.

خاتمة

يتناول هذا المشروع الدراسي بنيات المعالج الرئيسية. يتم فحص بنية PA-RISC الخاصة بشركة Hewlett Packard بالتفصيل، ويتم تحليل مزايا وعيوب هذه البنية. كما يتم النظر في مجالات تطبيق المعالجات ذات بنية PA-RISC (خصائص خوادم Hewlett Packard المبنية على معالجات PA-RISC). يحتوي الملحق على برنامج يضمن نقل المعلومات بين محطات العمل على الشبكة المحلية.

تتضمن طبقة بنية التعليمات مجموعة من تعليمات الجهاز التي يتم تنفيذها بواسطة البرامج الثابتة أو الأجهزة للمترجم الفوري.

إن معمارية مجموعة التعليمات الرئيسية التي تستخدمها صناعة الكمبيوتر اليوم هي معمارية CISC و RISC.

- حاسوب مجموعة التعليمات الكاملة (هندسة CISC، كمبيوتر قائم على المعالجات الدقيقة مع مجموعة كاملة من التعليمات)

- كمبيوتر ذو مجموعة تعليمات مخفضة (بنية RISC، كمبيوتر مزود بمجموعة تعليمات مخفضة)

	سيسك	ريسك
مؤسس، نموذج	آي بي إم، آي بي إم/360	CDC6600 (كراي)
الزعيم اليوم	x86	ألفا، باور بي سي، سبارك
سوق	أجهزة الكمبيوتر الشخصية (بسبب التوافق مع برامج النماذج الأقل، والتي بلغت تكلفتها الإجمالية - في أوائل التسعينيات - عدة مليارات من الدولارات الأمريكية)	أجهزة كمبيوتر عالية الأداء (تكاليف البرامج ليست كبيرة)
تطبيق	البرامج الثابتة (التفسير)	المعدات
عدد سجلات الأغراض العامة	صغير	كبير
تنسيق الأوامر	عدد كبير من تنسيقات الأوامر بأحجام بتات مختلفة	طول ثابت وأوامر تنسيق ثابت
معالجة	عدد كبير من أساليب العنونة، غلبة تنسيق الأمر ذو العنوانين	طرق معالجة بسيطة، تنسيق أمر ثلاثي العناوين

مؤسس، نموذج

كان تنظيم نماذج المعالجات الأولى - i8086/8088 - يهدف، على وجه الخصوص، إلى تقليل حجم البرامج، وهو أمر بالغ الأهمية للأنظمة في ذلك الوقت التي كانت بها ذاكرة وصول عشوائي صغيرة. إن توسيع نطاق العمليات التي ينفذها نظام الأوامر جعل من الممكن تقليل حجم البرامج، فضلاً عن تعقيد كتابتها وتصحيح أخطائها. ومع ذلك، فإن الزيادة في عدد الأوامر زادت من تعقيد تطوير تطبيقاتها الطوبولوجية والبرمجية الدقيقة. تجلى هذا الأخير في إطالة وقت تطوير معالجات CISC، وكذلك في ظهور أخطاء مختلفة في عملها.

استلزمت أوجه القصور هذه تطوير بنية بديلة - RISC، تهدف في المقام الأول إلى تقليل عدم انتظام تدفق الأوامر عن طريق تقليل عددها الإجمالي.

الزعيم اليوم

تحتوي معالجات إنتل، بدءًا من 486، على نواة RISC التي تنفذ أبسط التعليمات (والأكثر شيوعًا عادةً) في دورة مسار بيانات واحدة، بينما يتم تفسير التعليمات الأكثر تعقيدًا باستخدام تقنية CISC التقليدية. ونتيجة لذلك، يتم تنفيذ الأوامر العادية بسرعة، بينما يتم تنفيذ الأوامر الأكثر تعقيدًا ونادرة ببطء. على الرغم من أن هذا النهج "الهجين" ليس بنفس سرعة RISC، إلا أن البنية تتمتع بالعديد من المزايا لأنها تسمح باستخدام البرامج القديمة دون تعديل.

أول طراز لمعالج Intel يقترب من الهندسة المعمارية ريسك- PentiumPRO (منظمة Precision RISC - بنية RISC كاملة).

تطبيق

يضمن التخلص من طبقة التفسير سرعة تنفيذ عالية لمعظم الأوامر. في أجهزة كمبيوتر CISC، يمكن تقسيم التعليمات الأكثر تعقيدًا إلى عدة أجزاء، والتي يتم تنفيذها بعد ذلك كسلسلة من التعليمات الدقيقة. تعمل هذه العملية الإضافية على تقليل سرعة الجهاز، ولكنها قد تكون مفيدة للأوامر غير المتكررة.

عدد المسجلين

تم تحديد تطوير بنية RISC إلى حد كبير من خلال التقدم في إنشاء المترجمين الأمثل. إنها تقنية التجميع الحديثة التي تجعل من الممكن الاستفادة بشكل فعال من عدد أكبر من السجلات وتنظيم خطوط الأنابيب وسرعة أكبر في تنفيذ التعليمات.

يسمح عدد كبير من السجلات بتخزين المزيد من البيانات في السجلات على شريحة المعالج لفترة أطول ويسهل على المترجم تخصيص السجلات للمتغيرات.

تنسيق الأوامر

يجب أن تكون الأوامر سهلة الفك. يعتمد الحد الأقصى لعدد الأوامر التي يتم استدعاؤها في الثانية على عملية فك تشفير الأوامر الفردية. يتم فك تشفير الأوامر لتحديد الموارد التي يحتاجونها والإجراءات التي يجب تنفيذها. أي وسيلة تساعد في تبسيط هذه العملية ستكون مفيدة. على سبيل المثال، يتم استخدام الأوامر العادية ذات الطول الثابت وعدد صغير من الحقول. كلما قل عدد تنسيقات الأوامر المختلفة، كلما كان ذلك أفضل.

معالجة

يمكن لأساليب العنونة البسيطة أن تبسط عملية فك تشفير الأوامر بشكل كبير. يعد تنظيم هيكل السجل الميزة الرئيسية والمشكلة الرئيسية لـ RISC. يستخدم أي تطبيق لبنية RISC تقريبًا عمليات معالجة ثلاثية، حيث يكون للنتيجة والمعاملين عنونة مستقلة - R1:= R2, R3. يتيح لك ذلك تحديد المعاملات من السجلات التشغيلية القابلة للعنونة وكتابة نتيجة العملية في السجل دون إنفاق وقت كبير. بالإضافة إلى ذلك، تمنح العمليات الثلاثية المترجم مرونة أكبر من عمليات ذاكرة التسجيل المزدوجة النموذجية لبنية CISC. عند دمجها مع العمليات الحسابية عالية السرعة، تصبح عمليات تسجيل RISC للتسجيل وسيلة قوية جدًا لتحسين أداء المعالج.

· مقدمة

RISC (كمبيوتر مجموعة التعليمات المخفضة) - جهاز كمبيوتر يحتوي على مجموعة منخفضة من التعليمات. ويتميز نظام RISC بالخصائص التالية:

· طول ثابت لتعليمات الآلة (على سبيل المثال 32 بت) وتنسيق تعليمات بسيط.

· الأوامر المتخصصة لعمليات الذاكرة – القراءة أو الكتابة. لا توجد عمليات القراءة والتعديل والكتابة. يتم تنفيذ أي عمليات "تغيير" فقط على محتويات السجلات (بنية التحميل والتخزين).

· عدد كبير من سجلات الأغراض العامة (32 أو أكثر).

· عدم وجود دعم لعمليات "التغيير" على أنواع البيانات المختصرة - بايت، كلمة ذات 16 بت. على سبيل المثال، احتوت مجموعة تعليمات DEC Alpha على عمليات على كلمات ذات 64 بت فقط، وتطلبت تطوير الإجراءات واستدعائها لاحقًا لتنفيذ العمليات على كلمات ذات 16 بت و32 بت.

· عدم وجود البرامج الدقيقة داخل المعالج نفسه. ما يتم تنفيذه بواسطة البرامج الصغيرة في معالج CISC يتم تنفيذه في معالج RISC كرمز جهاز عادي (وإن كان موضوعًا في وحدة تخزين خاصة)، والذي لا يختلف جوهريًا عن كود نواة نظام التشغيل والتطبيقات.

حلول RISC النموذجية:

· تنفيذ المضاربة. عند مواجهة تعليمات فرعية مشروطة، ينفذ المعالج (أو على الأقل يقرأ في ذاكرة التخزين المؤقت للتعليمات) كلا الفرعين مرة واحدة حتى يكتمل حساب تعبير التحكم في الفرع. يسمح لك بالتخلص من توقف خط الأنابيب أثناء التحولات المشروطة.

· إعادة تسمية السجلات. كل سجل معالج هو في الواقع عدة سجلات متوازية تخزن إصدارات متعددة من القيمة. تستخدم لتنفيذ تنفيذ المضاربة.

يعمل معالج RISC على تحسين الأداء من خلال تبسيط التعليمات بحيث يكون فك التشفير أسهل ووقت التنفيذ أقصر. لم تكن معالجات RISC الأولى تحتوي على تعليمات الضرب والقسمة. وهذا أيضًا يجعل من السهل زيادة سرعات الساعة ويجعل التوسع الفائق (تعليمات موازية عبر وحدات تنفيذ متعددة) أكثر كفاءة.

في البنيات الأولى التي تم تصنيفها على أنها RISC، كانت معظم التعليمات لها نفس الطول وبنية مماثلة لتبسيط فك التشفير، وتعمل العمليات الحسابية فقط مع السجلات، ويتم عمل الذاكرة من خلال تعليمات تحميل وتخزين منفصلة. أتاحت هذه الخصائص تحقيق توازن أفضل بين مراحل خط الأنابيب، مما يجعل خطوط أنابيب RISC أكثر كفاءة وتسمح بسرعات ساعة أعلى.

التركيز على التعليمات البسيطة يؤدي إلى بنية RISC، والهدف منها هو جعل التعليمات بسيطة للغاية بحيث يتم توصيلها بسهولة عبر الأنابيب ولا تقضي أكثر من دورة ساعة واحدة في كل خطوة من خطوات المسار بترددات عالية.

وقد لوحظ لاحقًا أن أهم ما يميز RISC هو فصل تعليمات معالجة البيانات والوصول إلى الذاكرة - يتم الوصول إلى الذاكرة فقط من خلال تعليمات التحميل والتخزين، وتقتصر جميع التعليمات الأخرى على السجلات الداخلية. وقد أدى ذلك إلى تبسيط بنية المعالج من خلال السماح للتعليمات بأن يكون لها طول ثابت، وتبسيط خطوط الأنابيب، وعزل المنطق الذي يتعامل مع زمن الوصول إلى الذاكرة في تعليمتين فقط. ونتيجة لذلك، تُسمى معماريات RISC أيضًا ببنيات التحميل/التخزين.

يساء فهم "مجموعة التعليمات المخفضة" على أنها تعني تقليل عدد التعليمات في مجموعة التعليمات. في الواقع، تحتوي العديد من معالجات RISC على تعليمات أكثر من معالجات CISC. في الواقع، يتم تقليل مقدار (ووقت) العمل لكل تعليمة على حدة - على الأكثر لدورة واحدة للوصول إلى الذاكرة. يمكن أن تتطلب التعليمات المعقدة الخاصة بمعالجات CISC مئات دورات الوصول إلى الذاكرة لإكمالها.

أول نظام يمكن تسميته بنظام RISC هو الحاسوب العملاق CDC 6600، والذي تم إنشاؤه في عام 1964 على يد سيمور كريم. قيل مازحًا لاحقًا أن مصطلح RISC يرمز في الواقع إلى "اخترعه سيمور كراي حقًا".

تمت أول محاولة لإنشاء معالج RISC على شريحة في شركة IBM في عام 1975. وأدى هذا العمل إلى إنشاء عائلة معالجات IBM 801، والتي تم إصدارها في شكل شريحة تحت اسم ROMP في عام 1981. ROMP يرمز إلى Research OPD (قسم المنتجات المكتبية) المعالج الدقيق، ثم هناك "Research MP". وتلا ذلك عدة مشاريع بحثية، أدى أحدها إلى إنشاء نظام الطاقة.

بعد أن تم تحويل معالجات x86 إلى بنية RISC الفائقة، يمكننا القول أن الغالبية العظمى من المعالجات الموجودة اليوم تعتمد على بنية RISC.